½É»ç¸¦ ÅëÇØ ´çÀÏ Best Design, FPGA, µ¿¾Æ¸® ¼³°èºÎºÐÀÇ ¿ì½ÂÀÚ¸¦ °¡·Á ½Ã»óÀÌ ÁøÇàµÇ¾ú°í Best Design ºÎºÐ ÃÖ¿ì¼ö»óÀº °í·Á´ë ±èÀÀÁÖ, Best Design Ưº°»ó ºÎºÐÀÎ SSCS ¼¿ïéÅÍ»ó µ¿±¹´ë À̵¿Çå ¿Ü 1¸í, FPGA ºÎºÐ ÃÖ¿ì¼ö»óÀº ¼°´ë °Áö¿î ¿Ü 4¸íÀÌ ¼ö»óÇÏ´Â ¿µ¿¹¸¦ ¾È¾Ò´Ù. ±×¸®°í ´ëÇе¿¾Æ¸® ¼³°è°æÁø´ëȸ¿¡¼´Â ±¤ÁÖ´ë À̵¿·Îº¿ÆÀ(Á¤±¤¼º ¿Ü)ÀÌ ¿µ¿¹¸¦ ¾È¾Ò´Ù.
¸¶Áö¸·À¸·Î ¹ÝµµÃ¼ ¹× ½Ã½ºÅÛ ¼³°è¸¦ À§ÇÑ È¿À²Àû Tool »ç¿ë ¹× ±â¼ú ½ÀµæÀ» ¸ñÀûÀ¸·Î CAD Tool »ç¿ë °ü·Ã ±â¼ú, ¼³°è¹æ¹ý·ÐÀ» °øÀ¯ÇÏ´Â Á¤º¸±³·ùÀÇ Àå ¸¶·ÃÀ» À§ÇÑ ÃëÁö·Î À̹ø Chip Design Contest¿¡¼ óÀ½ ½Ã»óÇÑ CAD & Design Methodology Award¿¡´Â ¿ï»ê´ë ±è¿ë¹Î ¿Ü 1¸íÀÌ ¼ö»óÇß´Ù. CAD & Design Methodology´Â IDEC¿¡¼ Áö¿øÇÏ´Â CAD ToolÀÌ Àû¿ëµÈ ¿ì¼ö È°¿ë(¼³°è)»ç·Ê¸¦ ¼±Á¤ÇÏ¿© ½Ã»óÇÑ´Ù.
¹ÝµµÃ¼¼³°è±³À°¼¾ÅÍ(IDEC)¿¡¼ ÁÖ°üÇÏ´Â Chip Design Contest´Â ¹ÝµµÃ¼ ¹× ½Ã½ºÅÛ ¼³°èºÐ¾ßÀÇ ±â¼ú °øÀ¯ ¹× È°¹ßÇÑ Á¤º¸±³·ùÀÇ ÀåÀ¸·Î½á ±¹³»¿Ü Foundry¸¦ ÅëÇØ Á¦ÀÛµÈ IC ¹× PLD¸¦ ÀÌ¿ëÇÏ¿© ±¸ÇöÇÑ ChipÀ» Demo ÇÏ´Â Çà»çÀÌ´Ù. À̸¦ ÅëÇØ ÃֽŠ±â¼ú È帧 ¹× µ¿Çâ¿¡ °üÇÑ Á¤º¸¸¦ ¼³°èÀڵ鿡°Ô Á¦°øÇÏ°í ±¹³» ¹ÝµµÃ¼ ¼³°èºÐ¾ßÀÇ °æÀï·Â °È ¹× ¼³°è ±â¼ú·Â Çâ»ó¿¡ ±× ¸ñÀûÀÌ ÀÖ´Ù.
º¸µµºÎ bodo@emoneynews.co.kr
<ÀúÀÛ±ÇÀÚ © À̸Ӵϴº½º, ¹«´Ü ÀüÀç ¹× Àç¹èÆ÷ ±ÝÁö>